Z80Pの論理設計
Z80PはZ80PLDを省略したものでPLDにZ80のプログラミ
ングモデルを実装するための論理部品です。
チップの設計にZ80用に開発された多様なコンピュータ
プログラム言語が使えるようになります。
Z80は8080を拡張した仕様なので命令体系も複雑で論理
設計においても全体の見通しが悪く大変でした。
しかし文書化では論理譜のどこで何をしているかをす
ぐに探せるようにしました。
PDFの購入
PLD の容量を大きく使える場合には汎用のプロセッサを導入してチップ内の制御をプログラムで設計するこ
ともできます。チップを効率的に使いたい場合や高速動作をさせたい場合の選択肢にはなりませんがプログラム
で設計することに大きな容量を使ってよいのならZ80 を知らない設計者でもC 言語などによる設計が可能にな
ります。Z80 の導入は電子部品のZ80 をPLD で実現することではなくZ80 のプログラムが動くプログラミン
グモデルをPLD 内に構築することです。Z80 のコードを動かすための論理をプログラムと一緒にチップに内蔵
する論理設計を行います。
図1.2A
|
Z80 は8080 を拡張した汎用8 ビットプロセッサですから実用的なプログラムを書ける8080 まで仕様を小さ
くすることもできます。Z80 の論理設計では仕様の拡張は行いませんが同じコードが実行できるだけの互換しか
考慮しません読み書きは1CLK で行いますがWAIT で制御可能にします。
Z80 の論理は手続きとして提供しますので別に設計した論
理と組み合わせて使用しますが手続きは 図1.2A のようなもの
です。論理容量はCPLD には入らないが中小のFPGA には8
割程度の規模で納まると思います。
8080 はA,B,C,D,E,H,L の7 個のレジスタを持っています。
Z80 は専用レジスタ形式に近いプロセッサですから演算は主に
A レジスタを介して行います。A を除くレジスタは2 個を一組として16 ビットレジスタとして使えるため16
ビット操作が可能になっていますBC,DE,HL は16 ビットのメモリ番地を指定するインデックスレジスタにも
なります。8080 は可変命令長の一部の16 ビットデータも操作可能な8 ビットプロセッサです。8080 もZ80 も
初期の実用的なマイクロプロセッサです当事はメモリの操作のための指定を豊富にすることや命令の種類を増や
すことに注力されていましたZ80 もその方向で拡張されておりインデックスレジスタのIX とIY の2 本と豊富
な命令が追加されました。また従来の8080 のレジスタを表と裏の切り替え式で使えるようにしてレジスタ数を
増やしています。現在のプロセッサはC 言語などで書かれたプログラムが高速に低消費電力で実行することを
求められていますので新規に設計する場合はレジスタ数を増やしてメモリ操作を減らし最小限度の命令を実装し
てプロセッサを単純にします。Z80 の場合は8080 を拡張した事情などもありレジスタ数は少ないが命令の種類
が多い複雑なプロセッサと言えます。
PLD の中でプログラムを動かすための論理設計を行いますが一般的なコンピュータの設計とは関係ありませ
ん通常の論理設計の中にプログラムが実行できる環境としてのプロセッサを導入することでプログラムの設計環
境も大きな意味で論理設計に含まれると考えていますので論理設計のひとつの方法としてのプログラム設計であ
りプログラムを動かすためのプロセッサの導入と考えています。
プログラムを動かすとはプログラムカウンタが動いていると言うことでプロセッサの不可欠の要素はプログラ
ムカウンタになります。プログラムで動く装置を要約するとプログラムによってプログラムカウンタの値を変え
ながら無限に動いているものと言えます。よってプログラムカウンタの進む速度がプロセッサ全体の性能を左右
することになります。プロセッサの実行段階ではプログラムとはプロセッサの固有の命令の連なりです。プログ
ラムカウンタはプロセッサが命令を順番に読み出すために動いています。プロセッサの持つ基本的な命令は演
算、データ移動、分岐であると思います特に分岐はプログラムが論理的に動くために必要です命令の多くは演算
やデータ移動ですプログラムはこれらの命令を連ねて求められた機能を果たします。
プロセッサはプログラムの活躍の舞台になるわけですがどちらかと言うと裏方ですC 言語などでプログラム
を組む場合にはプロセッサの持つレジスタや命令の種類などは知らなくてもよいからです。初期のプロセッサは
命令の種類を増やしてアセンブリ言語でのプログラムを小さく作りやすくしようとしていましたがユーザはC
言語などのプログラムに移行しておりコンパイラはどのプロセッサにもあるような命令を少なく使って構成して
いたので過渡期のプロセッサは無用に大きくなってしまい方向が転換されました。マイクロプロセッサの誕生の
きっかけは電卓用のプロセッサの命令の動作が複雑なためにプロセッサの設計に時間がかかるので命令の動作を
単純にしてプロセッサの設計を早期に終わらせてその変わりに複雑な電卓の動作の方は命令を連ねたプログラム
に書けばよいと言う発想だったらしいです。期待される仕事に対して速度が十分なときはプロセッサの構造は単
純にしてプログラムの負担が大になり速度が不十分のときはプロセッサの構造を複雑にして対応すると言う繰り
返しになるようです。プロセッサが工場で生産されていたときはこのようなことであったと思いますが大量生産
品でなくなった場合にはどのようなことが言えるかはわかりません。
データの置き場所であるレジスタやメモリ空間とデータ操作のためにプロセッサの持っている命令があります
他に命令の結果を記憶するフラグなどです。Z80 などの初期のプロセッサにはありませんがメモリ空間が大きく
なるとメモリ管理の機構を持つものもあります。またプログラムを時分割で実行する機構を持つプロセッサもあ
ります。これらはひとつのプロセッサに複数のプログラムを安全に実行するために設けられた機構なのですが
PLD に実装するプロセッサの単体には必要のない機能だと思っています。PLD には容量の範囲なら複数のプロ
セッサを実装できるので単純に個別のプロセッサの個別のメモリ空間に個別のプログラム実行させれば済むと思
われます。
命令を実行するためには命令符を検出して命令長と命令実行のCLK 数を特定して命令の実行行程を決定する
必要があります。
命令符は実行される機能とその対象となるレジスタやメモリなどを示しています例えばLD r,(HL) の命令符
の 図1.5.1A の場合はr で示される0〜7 のレジスタのどれかにHL の値を番地にしたメモリの内容を読み出して記
憶する機能を表しています。
図1.5.1A LD r,(HL)
|
図1.5.1B LD r,(IX+d)
|
r の0〜7 は 表1.5.1A のレジスタに割り当てられています8080 では主にレ
ジスタHL がメモリ番地を指定するインデックスレジスタに使われていま
したがZ80 ではレジスタIX,IY が追加されたので追加されたレジスタを
使う同じ機能の命令のために8080 の元の命令を拡張する形での新たな命
令符の追加がなされています。
表1.5.1A レジスタ割り当て
|
例えばLD r,(HL) の同じ働きのZ80 で追加された命令はLD r,(IX+d)
などですが命令符の 図1.5.1B を見比べると2 番目の命令符はLD r,(HL) と
同じですレジスタIX の指定のために先頭に命令符が付けられています。
表1.5.2A 追加1 段目分別
|
Z80 の命令は8080 の命令と追加した命令からなります先頭のバイトが
追加した命令であることを示すのが 表1.5.2A のDDh,FDh,EDh,CBh の4 個
の値ですこの場合は次のバイトから機能を示す命令の種類を分別します。
表1.5.2A の分別信号の数値は z80code □ p の□の部分に当てて信号名になります。Z80 では命令の特定は表1.2
の先頭の拡張追加命令符のときは2 番目の命令符でそれ以外では1 番目の命令符で行えます。機能を示す命令
の分別を 表1.5.2B から 表1.5.2J に示します。表中の分別信号の数値は ancode □ p の□の部分に当てて信号名にな
ります。
表1.5.2B 1 段目分別(1/8)
|
表1.5.2C 1 段目分別(2/8)
|
表1.5.2D 1 段目分別(3/8)
|
表1.5.2E 1 段目分別(4/8)
|
表1.5.2F 1 段目分別(5/8)
|
表1.5.2G 1 段目分別(6/8)
|
表1.5.2H 1 段目分別(7/8)
|
表1.5.2J 1 段目分別(8/8)
|
命令の特定とは何も命令が実行されていないときに命令を検出して動作長と命令長と命令番号を決定するこ
とを言います。動作長は命令を実行している時間を表しCLK 数で示します命令長は命令符の長さで読み取りの
CLK 数で示します命令番号は検出した命令の種類を番号で示します命令の機能の実行に先立って命令符の長さ
命令の実行時間や命令の種類を最初に特定する必要があります。
リスト1.6A プログラムa
|
リスト1.6A のプログラムを例にして説明します。OUT (n),A は
2 バイトの命令符なので命令長は2 になります動作長は2 に
なります命令番号は187 になります命令の特定点は 図1.6A の
anct が0 から2 になったところです各命令の動作長、命令長、
命令番号は 表1.6A から 表1.6K に示します。
リスト1.6A プログラム動作a
|
表1.6A 命令特定(1/10)
|
表1.6B 命令特定(2/10)
|
表1.6C 命令特定(3/10)
|
表1.6D 命令特定(4/10)
|
表1.6E 命令特定(5/10)
|
表1.6F 命令特定(6/10)
|
表1.6G 命令特定(7/10)
|
表1.6H 命令特定(8/10)
|
表1.6J 命令特定(9/10)
|
表1.6K 命令特定(10/10)
|
- 通常命令
先頭に拡張命令符を付けない命令です8080 の命令が主ですがZ80 で追加された命令も含んでいます
表1.6A から 表1.6D です。
- 拡張命令1
レジスタIX を使う命令群です 表1.6E です。
-
拡張命令2
レジスタIY を使う命令群です 表1.6F です。
-
拡張命令3
先頭の命令符がEDh で始まる命令群です 表1.6G から 表1.6H です。
-
拡張命令4
Z80 で追加されたビット操作命令です 表1.6J から 表1.6K です。
リスト1.6.1A プログラムb
|
命令符の形態で3 種類の行程があります先頭に 表1.5.2A のよう
な拡張の命令符のない場合と1 個ある場合と2 個ある場合の3
種類です。命令の大分類では7 種類に分けられます先頭に拡張
命令符のない命令が1 種類、先頭に1 個の拡張命令符がある場
合が4 種類、先頭に2 個の拡張命令符がある場合の計7 種類で
すこれらはexpinst に示します。拡張命令符では命令の特定が
できないので特定できる命令まで読み進む必要がありますがそ
の間は動作長と命令長は仮の値の10 を記憶しておきます拡張命令符が2 個ある場合は10→11 とします実効命
令符を読んだときに正規の値を記憶します。拡張命令符のあるプログラムを リスト1.6.1A にその動きを 図1.6.1A に示し
ます。
図1.6.1A プログラム動作b
|
動作長は命令の全行程を
網羅するもので命令の実行に必要なCLK 数で示しますが最短でも命令長以上になり
ます動作長は命令の特定点で記憶されてCLK で 図1.6A のように順次減数されていきます0 になったときは命令
の実行を終了しています。
命令の種類によって長さは異なり最大で4 バイトになります命令長は命令の特定点で記憶されてCLK で
図1.6A のように順次減数されていきます0 になったときは命令の読み取り
は終了しています命令符は命令長によって 図1.6.3A のように読み取られます。
図1.6.3A 命令読み取り
|
命令の種類は命令番号のinst に記憶します命令の機能の実行は命令番号に対応した
図1.6.4A から 図1.6.4B の命
令指標のinstp とcode0d からcode3d に記憶した命令符から選び出されます。
表1.6.4A 命令指標(1/2)
|
表1.6.4B 命令指標(2/2)
|
命令の特定によって種類と実行時間が分かった後はCLK 数で示された実行時間は命令の特定時に記憶された
値から順次減数されていきます命令の種類の instp. □ と実行時間のanct を照合することでその命令の時系
列の各位置の処理を決定して実行し実行時間の終了時には命令の機能を達します処理とは次のものがあります。
- レジスタの読み書き
- フラグの読み書き
- メモリの読み書き
- 演算
- アドレス端子操作
- データ端子操作
これらを順番にあるいは並行して行います。
演算は3 種類の演算器で集約して行います3 種類の演算器はビット数で分けてあり4 ビット、8 ビット、16
ビットがあります。
どの演算器も基本の構造は同じですが入力部、演算部、出力部の3 個の部分から構成します。演算部は必要な
演算の数だけありますa とb の2 個の入力部と1 個の出力部は選択器になっていて命令の種類によって選択し
た値を演算部に入力して選択した演算部の演算値を出力します。
2 進化10 進数の計算によるフラグH を変化させるためにあります演算部は加算、桁上げ加算、減算、桁借り
減算の4 種類を持ちます。
- ADD A,r
- ADD A,n
- ADD A,(HL)
- ADD A,(IX+d)
- ADD A,(IY+d)
- INC r
- INC (HL)
- INC (IX+d)
- INC (IY+d)
- SUB r
- SUB n
- SUB (HL)
- SUB (IX+d)
- SUB (IY+d)
- CP r
- CP (HL)
- CP (IX+d)
- CP (IY+d)
- ADC A,r
- ADC A,n
- ADC A,(HL)
- ADC A,(IX+d)
- ADC A,(IY+d)
- SBC A,r
- SBC A,n
- SBC A,(HL)
- SBC A,(IX+d)
- ADD A,r
- ADD A,n
- ADD A,(HL)
- ADD A,(IX+d)
- ADD A,(IY+d)
- ADC A,r
- ADC A,n
- ADC A,(HL)
- ADC A,(IX+d)
- ADC A,(IY+d)
- SUB r
- SUB n
- SUB (HL)
- SUB (IX+d)
- SUB (IY+d)
- SBC A,r
- SBC A,n
- SBC A,(HL)
- SBC A,(IX+d)
- SBC A,(IY+d)
- CP r
- CP n
- CP (HL)
- CP (IX+d)
- CP (IY+d)
- NEG
- INC r
- INC (HL)
- INC (IX+d)
- INC (IY+d)
- DEC r
- DEC (HL)
- DEC (IX+d)
- DEC (IY+d)
- ADD A,r
- ADC A,r
- SUB r
- SBC A,r
- CP r
- INC r
- DEC r
- ADD A,n
- ADC A,n
- SUB n
- SBC A,n
- CP n
- ADD A,(HL)
- ADD A,(IX+d)
- ADD A,(IY+d)
- ADC A,(HL)
- ADC A,(IX+d)
- ADC A,(IY+d)
- SUB (HL)
- SUB (IX+d)
- SUB (IY+d)
- SBC A,(HL)
- SBC A,(IX+d)
- SBC A,(IY+d)
- CP (HL)
- CP (IX+d)
- CP (IY+d)
- INC (HL)
- INC (IX+d)
- INC (IY+d)
- DEC (HL)
- DEC (IX+d)
- DEC (IY+d)
NEG だけです。
算術演算の加算、減算、桁上げ加算、桁借り減算の4 種類と論理演算の論理積、論理和、排他的論理和の3 種
類とビット移動の7 種類の計14 種類の演算部を持ちます。
- ADD A,r
- ADD A,n
- ADD A,(HL)
- ADD A,(IX+d)
- ADD A,(IY+d)
- INC r
- INC (HL)
- INC (IX+d)
- INC (IY+d)
- DEC r
- DEC (HL)
- DEC (IX+d)
- DEC (IY+d)
- NEG
- SUB r
- SUB n
- SUB (HL)
- SUB (IX+d)
- SUB (IY+d)
- CP r
- CP n
- CP (HL)
- CP (IX+d)
- CP (IY+d)
- INI
- IND
- INIR
- INDR
- OUTI
- OUTD
- OTIR
- OTDR
- ADC A,r
- ADC A,n
- ADC A,(HL)
- ADC A,(IX+d)
- ADC A,(IY+d)
- SBC A,r
- SBC A,n
- SBC A,(HL)
- SBC A,(IX+d)
- SBC A,(IY+d)
- AND r
- AND n
- AND (HL)
- AND (IX+d)
- AND (IY+d)
- BIT b,r
- BIT b,(HL)
- BIT b,(IX+d)
- BIT b,(IY+d)
- RES b,r
- RES b,(HL)
- RES b,(IX+d)
- RES b,(IY+d)
- OR r
- OR n
- OR (HL)
- OR (IX+d)
- OR (IY+d)
- SET b,r
- SET b,(HL)
- SET b,(IX+d)
- SET b,(IY+d)
- IN r,(C)
- XOR r
- XOR n
- XOR (HL)
- XOR (IX+d)
- XOR (IY+d)
- RLCA
- RLA
- RLC r
- RLC (HL)
- RLC (IX+d)
- RLC (IY+d)
- RL r
- RL (HL)
- RL (IX+d)
- RL (IY+d)
- RRC r
- RRC (HL)
- RRC (IX+d)
- RRC (IY+d)
- RRCA
- RRA
- RR r
- RR (HL)
- RR (IX+d)
- RR (IY+d)
- SLA r
- SLA (HL)
- SLA (IX+d)
- SLA (IY+d)
- SRL r
- SRL (HL)
- SRL (IX+d)
- SRL (IY+d)
- SRA r
- SRA (HL)
- SRA (IX+d)
- SRA (IY+d)
- ADD A,r
- ADD A,n
- ADD A,(HL)
- ADD A,(IX+d)
- ADD A,(IY+d)
- ADC A,r
- ADC A,n
- ADC A,(HL)
- ADC A,(IX+d)
- ADC A,(IY+d)
- SUB r
- SUB n
- SUB (HL)
- SUB (IX+d)
- SUB (IY+d)
- AND r
- AND n
- AND (HL)
- AND (IX+d)
- AND (IY+d)
- OR r
- OR n
- OR (HL)
- OR (IX+d)
- OR (IY+d)
- XOR r
- XOR n
- XOR (HL)
- XOR (IX+d)
- XOR (IY+d)
- CP r
- CP n
- CP (HL)
- CP (IX+d)
- CP (IY+d)
- CPL
- NEG
- RLCA
- RLA
- RRCA
- RRA
- INC r
- INC (HL)
- INC (IX+d)
- INC (IY+d)
- DEC r
- DEC (HL)
- DEC (IX+d)
- DEC (IY+d)
- RLC r
- RL r
- RRC r
- RR r
- SLA r
- SRL r
- SRA r
- BIT b,r
- SET b,r
- RES b,r
- RLC (HL)
- RLC (IX+d)
- RLC (IY+d)
- RL (HL)
- RL (IX+d)
- RL (IY+d)
- RRC (HL)
- RRC (IX+d)
- RRC (IY+d)
- RR (HL)
- RR (IX+d)
- RR (IY+d)
- SLA (HL)
- SLA (IX+d)
- SLA (IY+d)
- SRA (HL)
- SRA (IX+d)
- SRA (IY+d)
- SET b,(HL)
- SET b,(IX+d)
- SET b,(IY+d)
- RES b,(HL)
- RES b,(IX+d)
- RES b,(IY+d)
- BIT b,(HL)
- BIT b,(IX+d)
- BIT b,(IY+d)
- INI
- IND
- INIR
- INDR
- OUTI
- OUTD
- OTIR
- OTDR
- ADD A,r
- ADC A,r
- SUB r
- SBC A,r
- AND r
- OR r
- XOR r
- CP r
- INC r
- DEC r
- ADD A,n
- ADC A,n
- SUB n
- SBC A,n
- AND n
- OR n
- XOR n
- CP n
- ADD A,(HL)
- ADD A,(IX+d)
- ADD A,(IY+d)
- ADC A,(HL)
- ADC A,(IX+d)
- ADC A,(IY+d)
- SUB (HL)
- SUB (IX+d)
- SUB (IY+d)
- SBC A,(HL)
- SBC A,(IX+d)
- SBC A,(IY+d)
- AND (HL)
- AND (IX+d)
- AND (IY+d)
- OR (HL)
- OR (IX+d)
- OR (IY+d)
- XOR (HL)
- XOR (IX+d)
- XOR (IY+d)
- CP (HL)
- CP (IX+d)
- CP (IY+d)
- INC (HL)
- INC (IX+d)
- INC (IY+d)
- DEC (HL)
- DEC (IX+d)
- DEC (IY+d)
- NEG
- INI
- IND
- INIR
- INDR
- OUTI
- OUTD
- OTIR
- OTDR
- BIT b,r
- BIT b,(HL)
- BIT b,(IX+d)
- BIT b,(IY+d)
- SET b,r
- SET b,(HL)
- SET b,(IX+d)
- SET b,(IY+d)
- RES b,r
- RES b,(HL)
- RES b,(IX+d)
- RES b,(IY+d)
16 ビット演算器
- ADD HL,ss
- INIR
- OUTI
- OTIR
- ADD IX,pp
- ADD IY,rr
- INC ss
- INC IX
- INC IY
- INI
- DEC ss
- DEC IX
- DEC IY
- IND
- INDR
- OUTD
- OTDR
ADC HL,ss だけです。
SBC HL,ss だけです。
- ADD HL,ss
- ADC HL,ss
- SBC HL,ss
- INI
- IND
- INIR
- INDR
- OUTI
- OUTD
- OTIR
- OTDR
DEC ss だけです。
- ADD HL,ss
- ADC HL,ss
- SBC HL,ss
- INC ss
- ADD IX,pp
- ADD IY,rr
INC IX だけです。
INC IY だけです。
- DEC ss
- DEC IX
- DEC IY
- INI
- IND
- INIR
- INDR
- OUTI
- OUTD
- OTIR
- OTDR
リスト1.9.1.1A ADD A,r
|
図1.9.1.1A ADD A,r
|
リスト1.9.1.2A ADD A,n
|
図1.9.1.2A ADD A,n
|
リスト1.9.1.3A ADD A,(HL)
|
図1.9.1.3A ADD A,(HL)
|
リスト1.9.1.4A ADD A,(IX+d)
|
図1.9.1.4A ADD A,(IX+d)
|
リスト1.9.1.5A ADD A,(IY+d)
|
図1.9.1.5A ADD A,(IY+d)
|
リスト1.9.1.6A SUB r
|
図1.9.1.6A SUB r
|
リスト1.9.1.7A SUB n
|
図1.9.1.7A SUB n
|
リスト1.9.1.8A SUB (HL)
|
図1.9.1.8A SUB (HL)
|
リスト1.9.1.9A SUB (IX+d)
|
図1.9.1.9A SUB (IX+d)
|
リスト1.9.1.10A SUB (IY+d)
|
図1.9.1.10A SUB (IY+d)
|
リスト1.9.1.11A SBC A,r
|
図1.9.1.11A SBC A,r
|
リスト1.9.1.12A SBC A,(HL)
|
図1.9.1.12A SBC A,(HL)
|
リスト1.9.1.13A SBC A,(IX+d)
|
図1.9.1.13A SBC A,(IX+d)
|
リスト1.9.1.14A SBC A,(IY+d)
|
図1.9.1.14A SBC A,(IY+d)
|
リスト1.9.1.15A AND r
|
図1.9.1.15A AND r
|
リスト1.9.1.16A AND n
|
図1.9.1.16A AND n
|
リスト1.9.1.17A AND (HL)
|
図1.9.1.17A AND (HL)
|
リスト1.9.1.18A AND (IX+d)
|
図1.9.1.18A AND (IX+d)
|
リスト1.9.1.19A AND (IY+d)
|
図1.9.1.19A AND (IY+d)
|
リスト1.9.1.20A OR r
|
図1.9.1.20A OR r
|
リスト1.9.1.21A OR n
|
図1.9.1.21A OR n
|
リスト1.9.1.22A OR (HL)
|
図1.9.1.22A OR (HL)
|
リスト1.9.1.23A OR (IX+d)
|
図1.9.1.23A OR (IX+d)
|
リスト1.9.1.24A OR (IY+d)
|
図1.9.1.24A OR (IY+d)
|
リスト1.9.1.25A XOR r
|
図1.9.1.25A XOR r
|
リスト1.9.1.26A XOR n
|
図1.9.1.26A XOR n
|
リスト1.9.1.27A XOR (HL)
|
図1.9.1.27A XOR (HL)
|
リスト1.9.1.28A XOR (IX+d)
|
図1.9.1.28A XOR (IX+d)
|
リスト1.9.1.29A XOR (IY+d)
|
図1.9.1.29A XOR (IY+d)
|
リスト1.9.1.30A CPL
|
図1.9.1.30A CPL
|
リスト1.9.1.31A NEG
|
図1.9.1.31A NEG
|
リスト1.9.1.32A INC A
|
図1.9.1.32A INC A
|
リスト1.9.1.33A DEC A
|
|
図1.9.1.33A DEC A
|
|
リスト1.9.1.34A RLCA
|
図1.9.1.34A RLCA
|
リスト1.9.1.35A RRCA
|
|
図1.9.1.35A RRCA
|
|
リスト1.9.1.36A RLA
|
図1.9.1.36A RLA
|
リスト1.9.1.37A RRA
|
|
図1.9.1.37A RRA
|
|
リスト1.9.1.38A RL A
|
図1.9.1.38A RL A
|
リスト1.9.1.39A RR A
|
|
図1.9.1.39A RR A
|
|
リスト1.9.1.40A RLC A
|
図1.9.1.40A RLC A
|
リスト1.9.1.41A RRC A
|
|
図1.9.1.41A RRC A
|
|
リスト1.9.1.42A SLA A
|
図1.9.1.42A SLA A
|
リスト1.9.1.43A SRL A
|
|
図1.9.1.43A SRL A
|
|
リスト1.9.1.44A SRA A
|
図1.9.1.44A SRA A
|
リスト1.9.1.45A SET b,A
|
図1.9.1.45A SET b,A
|
リスト1.9.1.46A RES b,A
|
|
図1.9.1.46A RES b,A
|
|
